El procesador AMD Ryzen 7, la estrella de la gama, llega con 8 cores, 16 threads y 4 GHz en modo turbo para revolucionar el mercado…
… Literalmente.
La gama alta de los procesadores Ryzen competirá con las CPU Intel de la serie 6800 y 6900 de 6, 8 y 10 cores en socket 2011.
Ahora mismo sus precios son muy elevados, pero, sin duda Intel procederá a ajustarlos de modo importante en breve.
La serie de procesadores AMD Ryzen 7 queda así:
- AMD Ryzen 7 1800X: 8C y 16T, 3.6 GHz – 4.0 GHz turbo.
- Ryzen 7 1700X: 8C y 16T, 3.4 GHz – 3.8 GHz turbo.
- Ryzen 7 1700: 8C y 16T, 3.0 GHz – 3.7 GHz turbo.
AMD Ryzen 7. Un 52% más IPC que Excavator…
AMD ha superado su target del 40% y afirma superar en un 52% en IPC a su última iteración de Bulldozer, Excavator. Simplemente impresionante.
El die del procesador Ryzen 8 cores
AMD ha hecho un gran trabajo. No veo grandes áreas sin uso en Ryzen. A diferencia de Bulldozer 8 C, donde había mucha superficie sin utilizar que aumentaba el coste de fabricación.
Si analizamos uno de los grupos de 4 cores de Ryzen, con sus 4 cachés L3 de 2 MB.
Observamos una integración perfecta. 8 MB y 16 vías para la L3.
Según AMD, la caché L3 de 8 MB está compuesta de 4 bancos de 2 MB con comunicación directa entre todos ellos para una muy reducida latencia.
Tengo ganas de medirla in situ aunque viendo los benchmarks AMD ha acertado con su implementación.
El core Zen en AMD Ryzen 7
AMD ha asociado cada core a un slice L3 de 2 MB en un diseño muy compacto y optimizado.
Como vemos en la imagen inferior:
- A la derecha vemos el core, en azul.
- En el centro, en rojo, los 512 KB de caché L2.
- Y a la derecha, en verde, uno de los 4 bancos de 2 MB L3.
Debajo vemos un core con su caché L2 de 512 KB y 8 vías:
Cachés L1 en AMD Ryzen 7
El diseño de las cachés L1 han dado un salto cuantitativo y cualitativo respecto a Bulldozer:
- L1i: La L1 de instrucciones 64 KB y 4 vías.
- L1d: La L1 de datos 32 KB y 8 vías.
AMD ha aumentado en Ryzen radicalmente la asociatividad de sus cachés L1. Un punto negro de Bulldozer y sus derivativas.
Pensemos que estas cachés sirven a 2 threads, por ello es crítica la alta asociatividad.
En cuanto a los tamaños 64 y 32 KB son óptimos. Veremos las latencias, aunque estarán entre 3 y 4 ciclos.
También tengo ganas de chequear la caché Loi, la micro op caché de instrucciones. Y de averiguar su tamaño, creo que rondará los 8 KB con latencias sobre 2 ciclos.
Prestaciones AMD Ryzen 7
Brutal, quién iba a pensar hace un año que AMD daría un salto así…
Empatar con una CPU Intel de 8 cores para socket 2011 con 4 canales de DDR4 con un procesador mucho más barato y con solo un dual channel DDR4 es brutal.
Intel va a reducir, y bastante, sus precios…
Para ampliar información de Ryzen / Zen os recomiendo algunos artículos:
AMD Zen / Ryzen 14 nm – Historia
AMD Zen / Ryzen Cache
NVMe vs AHCI: Almacenamiento
AMD Ryzen, chipsets y placas base
AMD Ryzen. Últimos detalles
Hasta aquí, otro de mis artículos en informaticapremium sobre lo último en hardware, sistemas, almacenamiento, redes, programación, diseño web, recuperación de datos y actualidad del mundo de la técnica y la informática. Nos vemos en breve.
Carlos Yus Valero.
Se estanco el proyecto? esperaba articulos sobre los TR, Epyc y los nuevos Xeons.
Me alegra verte por aquí Ex.
Sí, habrá un artículo sobre como los cores Zen residentes en los CCX se comunican y relacionan entre ellos en:
– Ryzen (1 die con 2 CCX de 4 cores con 2 L3 de 8 MB)
– Threadripper (2 dies interconectadas, cada uno con 2 CCX de 4 cores y 2 L3 de 8 MB para un total de 16 cores y 4 * 8 MB L3)
– EPYC (4 dies interconectadas, cada uno con 2 CCX de 4 cores y 2 L3 de 8 MB para un total de 32 cores y 8 * 8 MB L3)
La clave de todo reside en las múltiples L3 independientes y con arquitectura Victim Cache.
Por su parte, lo peculiar y distinto de Skylake-X es su nuevo diseño de caché L2 y L3.
La L2 crece hasta 1 MB y 16 vías.
La L3 es exclusiva con organización Victim Cache de las L2 con 1.375 MB por core y 11 vías de asociatividad. Este diseño L3 le penaliza en numerosos tipos de código, en especial en juegos y cargas de trabajo de sobremesa.
Un saludo.
Blog | informaticapremium – Carlos Yus Valero
Hola, disculpa mi ignorancia, pero amd informo que la velocidad del bus es dependiente de la memoria, no se si antes el controlador de esta se comunicaba directamente a lo que seria la estructura de la cpu, ¿este cambio puede beneficiar en el caso de servidores, cuando juntas 2 o mas dies para formar un chip, de modo que haya comunicacion de todos los nucleos con todos los controladores de memoria?. ¿Tambien es posible que el bus sirva para comunicar los ccx de estos dies juntos entre si?
De acuerdo a lo que dices de la L3, ¿tiene sentido un zen de 4 nucleos y 16m cache?.
¿Cuales son tus perspectivas para zen2?
Saludos y un placer informarse bien en este blog.
Hola Nicolás.
La velocidad de interconexión en Ryzen, Threadripper y EPYC depende de la frecuencia de la memoria DDR4.
Con memoria «barata» a una frecuencia reducida, tendremos menor BW (ancho de banda o velocidad de transferencia) de memoria y también menor velocidad de acceso a los otros CCX o clusters, sean locales en el die o remotos (en otros dies del mismo chip o en otros sockets).
En medidas realizadas se comprueba que al aumentar la frecuencia de la RAM hasta el entorno de los 3200 – 3400 MHz, en Ryzen, se observa un excelente escalado en muchos tests y benchmarks reales. Lo que hace que sea muy recomendable equipar estas CPUs con DDR4 de gama alta.
Sobre los futuros chips Zen 2 y Zen 3, hay varias posibilidades:
– Que mantengan cores y una interconexión, cachés, etc casi idénticos a Zen y solo se diferencien en:
– Mayor número de cores (pasando de 4 a 6 por CCX y de 8 a 12 por chip)
– Más frecuencia.
– Que además de lo anterior, AMD evolucione la plataforma de manera importante.
Yo me inclino por la primera opción. Es la más acertada.
AMD debe centrarse en mejorar los aspectos más críticos, pulir detalles, trabajar en aumentar las frecuencias máximas hacia los 4.4 – 4.5 GHz y en transicionar al nodo de 7 nm. Esto le permitirá aumentar el número de cores.
El cambio más interesante a mi juicio sería integrar todos los cores de cada die en un sólo CCX con una sola caché L3. Aunque en su contra estaría el aumento de latencia de esa hipotética gran L3 que tendría que dar servicio de 8 a 12 cores en el nodo de 7 nm.
Un saludo.
Blog | informaticapremium – Carlos Yus Valero.
¿Crees que en el 1900x habrán arreglado la chapuza de la comunicación entre ccx?
Fran, en primer lugar disculpa la tardanza en la respuesta.
Cierto, el diseño del AMD Ryzen 7 octal core con dos CCX independientes de 4 cores y dos cachés L3 de 8 MB separadas plantea algunos problemas conceptuales.
Pero, testeando mucho software disponible en el mercado, desde juegos hasta aplicaciones de ingeniería, rendering, compresión de datos, etc. vemos que muy pocas veces se da acceso de un core de un CCX a datos en cachés del otro CCX.
Esto es por una característica fundamental del diseño del AMD Ryzen y es su L3 Victim Cache.
Una Victim cache SOLO contiene datos ‘evicted’, o sea ‘expulsados’ por datos más recientes de las cachés L2 de SU CCX (fíjate que recalco SOLO y SU).
Es decir, en cada caché L3 de 8 MB solo hay datos que ANTES han estado en las L2 de los 4 cores de ese CCX. Datos / instrucciones que han sido utilizados por threads ejecutados anteriormente en esos cores de ese CCX.
Por ello es raro y muy poco frecuente encontrarnos con una penalización en rendimiento debida a la arquitectura de cachés L3 separadas en AMD Ryzen.
Un saludo.
Blog | informaticapremium – Carlos Yus Valero.
¿Que es lo que detuvo a AMD de sacar un procesador con 4 canales de memoria? De haberlo hecho (creo) estaría mas cómodo esperando a Kaby Lake. ¿O acaso Intel está desaprovechando sus 4 canales?
Pues sinceramente Adrián, en el 95% de las cargas de trabajo las cachés dan una tasa de aciertos tal que no es necesario disponer de 4 canales DDR4.
Si miras benchmarks de, por ejemplo, CPUs Core i7 6990K con 2 canales DDR4 @ 3 GHz y los comparas con resultados de 4 canales DDR4 a la misma frecuencia verás a qué me refiero.
La gran ventaja de que solo hayan 2 canales reside en la plataforma, mucho más barata. Y esto afecta al precio de las placas base y al coste de fabricación de la CPU (pues requeriría muchos más pines o pads).
En resumen, en mi opinión AMD ha acertado claramente integrando 2 canales DDR4.
Un saludo.
Blog | informaticapremium – Carlos Yus Valero
Muy buen articulo, mas o menos lo que ya sabemos pero un poco mas detallado. 10 puntos.
Gaston, la clave está en el análisis del die de los procesadores Ryzen y en la infraestructura para Socket AM4 que les apoya. AMD ha desplegado soluciones muy efectivas y vamos a asistir a un verdadero vuelco en el mercado de procesadores.
Un saludo.
Blog | informaticapremium – Carlos Yus Valero